


Domanda

66 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede la lista di tutte le istruzioni in cui avviene una scrittura nel register file




- ☐ non rispondo
- ☐ tutte le istruzioni R-type (add, and, or, slt, sub)
- ☒ add, and, lw, or, slt, sub
- ☐ add, lw, or, sub, sw
- ☐ tutte meno beq e j

Domanda


67 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede la lista di tutte le istruzioni in cui la ALU usa il registro A come sorgente di una delle sue operazioni



68 di 271


Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo per la implementazione delle istruzioni `add`, `and`, `beq`, `j`, `lw`, `or`, `slt`, `sub`, `sw`, si chiede la lista di tutte le istruzioni in cui la ALU usa il registro B come sorgente di una delle sue operazioni



69 di 271

Facendo riferimento alla GPU multi-core vista a lezione, riportata per comodità in figura, e alla relativa logica di

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo per la implementazione delle istruzioni **add**, **and**, **beq**, **j**, **lw**, **or**, **slt**, **sub**, **sw**, si chiede la lista di tutte le istruzioni in cui viene utilizzato il contenuto del registro B




- ☒ add, and, beq, or, slt, sub, sw
- ☐ tutte le istruzioni R-type (add, and, or, slt, sub)
- ☐ non rispondo
- ☐ tutte meno j, lw e sw
- ☐ add, and, or, sub

Domanda

70 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo, si supponga di affrontare in modo diverso da quanto visto a lezione il problema di **salvare il PC in EPC** per la gestione delle eccezioni. Si supponga di salvare all'inizio di ogni istruzione (fase di fetch) il valore del PC in EPC, utilizzando hardware apposito, in modo da evitare la sottrazione di 4 necessaria se il salvataggio avviene nelle fasi successive. Tale soluzione funziona ?




- ☐ non rispondo
- ☐ no, ? necessario che EPC venga scritto solo se viene notificata la condizione di eccezione
- ☒ funziona, il PC viene salvato, ma non si risparmia nulla in termini di cicli di clock
- ☐ funziona solo per le eccezioni che si verificano in fase di fetch
- ☐ funziona solo per la gestione degli interrupt

Domanda

71 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua tre somme.



- 1 somma in fetch
- 1 somma in decode (se lo si prende in considerazione)
- ADD = somma
- AND = operazione bit a bit
- BEQ = sottrazione (per confronto)
- J = non usa ALU
- LW = A + Offset
- SLT = sottrazione (per confronto)
- SUB = sottrazione
- SW = A + Offset

→ non considerata di fatto sottrazione

☐ in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione

☐ non rispondo

☐ add, beq, j, lw, sw


☐ add

☒ add, lw, sw

Domanda

72 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua due o più somme.



☐ add, lw, sw


☒ tutte le istruzioni

- ☐ add, beq, lw, sw
- ☐ non rispondo
- ☐ in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione

Domanda

73 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodit  in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua due somme ed una sottrazione.




- ☐ sub, beq, slt
- ☐ non rispondo
- ☐ beq, slt
- ☒ sub, beq
- ☐ in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione

Domanda

74 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodit  in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua esattamente due somme (e non tre).




- ☐ add, beq, j, lw, sw
- ☒ and, beq, j, or, slt, sub
- ☐ in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione
- ☐ non rispondo
- ☐ add, lw, sw

Domanda

75 di 271

Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodit  in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede quali siano le istruzioni durante la cui realizzazione (fetch + execute) la ALU effettua una sottrazione.



- ☐ sub
- ☐ non rispondo
- ☒ sub, beq
- ☐ beq, slt sub
- ☐ sub, slt

non e' di fatto considerata sottrazione perche' e' un'operazione interna all' ALU (guarda slide ALU)

Domanda

76 di 271

Un segnale periodico ha periodo 5×10^{-6} s. Qual'  la frequenza ed essa associata?

Un segnale periodico ha periodo $5 \cdot 10^{-5}$ s. Qual e' la frequenza ad esso associata?

- ☐ 1MHz
- ☐ non rispondo
- ☐ 500Hz
- ☒ 20kHz
- ☐ 0.5MHz
- ☐ 50uHz (u = micro)

$f = \text{frequenza [Hz]}$ $T = \text{periodo [s]}$

$$f = \frac{1}{T} = \frac{1}{5 \cdot 10^{-5}} = 20.000 \text{ Hz} = 20 \text{ kHz}$$

Domanda

78 di 271

Un segnale periodico ha frequenza di 33MHz. Qual e' il suo periodo?

- ☐ non rispondo
- ☐ circa 900ms
- ☐ circa 0.3030ps
- ☒ circa 30.30ns
- ☐ circa 33s
- ☐ circa 303us (u=micro)

$f = \text{frequenza [Hz]}$ $T = \text{periodo [s]}$

$$f = \frac{1}{T} \rightarrow T = \frac{1}{f} = \frac{1}{33 \text{ MHz}} = \frac{1}{33 \cdot 10^6} = 30,3 \cdot 10^{-9} \text{ s} = 30,3 \text{ ns}$$

Domanda

81 di 271

Un segnale periodico ha periodo 5s. Qual e' la frequenza ad esso associata?

- ☐ 2Hz
- ☐ 5Hz
- ☒ 0.2Hz

$$f = \frac{1}{T} = \frac{1}{5 \text{ s}} = 0,2 \text{ Hz}$$

- ☐ non rispondo
- ☐ 2MHz
- ☐ 0.5Hz

Domanda

82 di 271

Un segnale periodico ha periodo di 2ns. Qual e' la sua frequenza?

- ☐ 2MHz
- ☐ 5Hz
- ☐ non rispondo
- ☐ 5GHz
- ☒ 500MHz
- ☐ 50MHz

$$\begin{aligned} T &= 2\text{ns} \\ f &= \frac{1}{T} = \frac{1}{2 \cdot 10^{-9}\text{s}} = 0,5 \cdot 10^9 \text{ Hz} \\ &= 5 \cdot 10^8 \text{ Hz} = 500 \text{ MHz} \end{aligned}$$

168 di 271

Con riferimento ai principi di funzionamento dell'I/O visti a lezione, si indichi un motivo plausibile per cui la modalita' di I/O in DMA e' piu' efficiente rispetto all'I/O a controllo di programma e ad Interruzione:

- ☐ perche' il DMA e' migliaia di volte piu' veloce della CPU nel trasferire i dati tra Periferiche e Memoria
- ☐ perche', a differenza della CPU, il DMA non deve effettuare busy wait
- ☐ perche' il DMA e' migliaia di volte piu' veloce delle altre tecniche nel completare l'I/O
- ☐ perche', a differenza della CPU, il DMA effettua il polling della periferica molto piu' velocemente
- ☒ perche' con il DMA la CPU e' impegnata solo per predisporre l'inizio e gestire il termine dell'I/O
- ☐ non rispondo

Domanda

169 di 271

Con riferimento ai principi di funzionamento dell'I/O, il DMA richiede una circuiteria apposita, con capacita' di accesso al bus e alle periferiche e per questo e' tipicamente realizzata da:

- ☐ un circuito dedicato all'interno della CPU
- ☐ un pezzo di codice situato nel gestore delle Eccezioni di sistema e attivato dalle Interruzioni delle periferiche
- ☐ un circuito dedicato all'interno della Memoria principale
- ☒ un circuito dedicato, concettualmente pensabile interno alla Periferica
- ☐ non rispondo

Domanda

170 di 271

Con riferimento ai principi di funzionamento dell'I/O, il processore dopo aver avviato il DMA:

- ☒ e' libero di proseguire l'esecuzione di programmi
- ☐ e' costretto a fare polling sulla periferica per verificare se e' pronta, e di conseguenza abilitare e disabilitare il DMA
- ☐ e' costretto a fare busy wait finche' i dati non sono stati trasferiti
- ☐ e' costretto a controllare il DMA finche' il trasferimento non e' terminato
- ☐ non rispondo

Domanda

171 di 271

Con riferimento ai principi di funzionamento dell'I/O, il DMA richiede l'utilizzo di:

- ☐ piu' tempo di CPU per poter completare il trasferimento dei dati
- ☐ un set di istruzioni apposite per essere eseguito
- ☐ meno registri periferica rispetto al controllo di programma
- ☒ piu' registri periferica rispetto al controllo di programma
- ☐ non rispondo

Domanda

172 di 271

Con riferimento ai principi di funzionamento dell'I/O, nel caso di I/O Memory Mapped il bit di Ready di una periferica, fisicamente e' realizzato:

- ☐ nel registro Status del coprocessore 0
- ☒ nei circuiti di una periferica di I/O, ma appare come uno dei bit di una specifica locazione dello spazio di indirizzamento di memoria
- ☐ nel registro Cause del coprocessore 0
- ☐ da una word di memoria RAM del sistema e quindi appare come uno dei bit di una normale locazione di memoria
- ☐ in un registro generale del processore
- ☐ Non rispondo

Domanda

173 di 271

Con riferimento ai principi di funzionamento dell'I/O, nel caso di I/O Memory Mapped, la CPU puo' fare I/O:

- ☐ solo con istruzioni del processore riservate all'I/O
- ☐ solo nel gestore eccezioni
- ☐ solo con il DMA
- ☒ accedendo ai registi dati e controllo della periferica come se fossero normali locazioni di memoria
- ☐ non rispondo

Domanda

174 di 271

Con riferimento ai principi di funzionamento dell'I/O, qual e' il vantaggio principale dell'I/O Memory Mapped?

- ☒ Il set di istruzioni della CPU non deve essere esteso con istruzioni specifiche per accedere ai dispositivi di I/O
- ☐ Semplifica la circuiteria delle periferiche, che quindi sono piu' economiche
- ☐ Permette l'I/O su Interruzione, altrimenti impossibile
- ☐ E' piu' efficiente in termini di velocita' di trasferimento dati con le periferiche
- ☐ non rispondo

Domanda

184 di 271

Quali registri generali deve preservare un gestore delle eccezioni MIPS?

☐

solo il registro \$at

☐

solo i registri \$at e \$v0

☐

i registri generali utilizzati e tutti i registri del Coprocessore 0

☐

solo i registri del Coprocessore 0

☐

solo i registri \$k1 e \$k0

☒

tutti i registri generali utilizzati, compreso \$at, ma esclusi \$k1 e \$k0

☐

non rispondo

Domanda

185 di 271

Se il registro Cause assume il valore 0x00000100, quale eccezione si e' verificata?

☐

Overflow Exception

☐

IBE (fetch illegale dalla memoria)

☐

Break Exception

☐

Syscall Exception

☐

non si e' verificata nessuna eccezione

☐

DBE (accesso illegale alla memoria)

☒

Interrupt Exception

☐

AdEL (lettura non allineata da memoria)

☐

AdES (scrittura non allineata in memoria)

☐

non rispondo

Domanda

186 di 271

Se il registro Cause assume il valore 0x00000018, quale eccezione si e' verificata?

☐

Syscall Exception

☐

Non rispondo

☐

Interrupt Exception

☐

Break Exception

☐

AdEL (lettura non allineata da memoria)

☐

Non si e' verificata nessuna eccezione

☐

Overflow Exception

☐ AdES (scrittura non allineata in memoria)

☐ DBE (accesso illegale alla memoria)

☒ IBE (fetch illegale dalla memoria)

Domanda

187 di 271

Se il registro Cause assume il valore 0x00000200, quale eccezione si e' verificata?

☐ DBE (accesso illegale alla memoria)

☐ AdES (scrittura non allineata in memoria)

☐ Break Exception

☐ Syscall Exception

☐ IBE (fetch illegale dalla memoria)

☐ Overflow Exception

☐ Non si e' verificata nessuna eccezione

☐ AdEL (lettura non allineata da memoria)

☒ Interrupt Exception

☐ Non rispondo

Domanda

188 di 271

Se il registro Cause assume il valore 0x00000000, quale eccezione si e' verificata?

☐ Syscall Exception

☒ Non si e' verificata nessuna eccezione

☐ Interrupt Exception

☐ AdEL (lettura non allineata da memoria)

☐ IBE (fetch illegale dalla memoria)

☐ Break Exception

☐ Overflow Exception

☐ DBE (accesso illegale alla memoria)

☐ AdES (scrittura non allineata in memoria)

☐ non rispondo

Domanda

189 di 271

Se il registro Cause assume il valore 0x00000020, quale eccezione si e' verificata?

☐ Non si e' verificata nessuna eccezione

☐ Interrupt Exception

☒ Syscall Exception

☐ IBE (fetch illegale dalla memoria)

☐ AdES (scrittura non allineata in memoria)

☐ DBE (accesso illegale alla memoria)

☐ Break Exception

☐ Overflow Exception

☐ AdEL (lettura non allineata da memoria)

☐ Non rispondo

Domanda

190 di 271

Se il registro Cause assume il valore 0x00000014, quale eccezione si e' verificata?

☒ AdES (scrittura non allineata in memoria)

☐ Non si e' verificata nessuna eccezione

☐ IBE (fetch illegale dalla memoria)

☐ Overflow Exception

☐ AdEL (lettura non allineata da memoria)

☐ Syscall Exception

☐ Break Exception

- ☐ Interrupt Exception
- ☐ DBE (accesso illegale alla memoria)
- ☐ Non rispondo

Domanda

191 di 271

Se il registro Cause assume il valore 0x00000030, quale eccezione si e' verificata?

- ☐ Syscall Exception
- ☐ DBE (accesso illegale alla memoria)
- ☐ Non si e' verificata nessuna eccezione
- ☐ Break Exception
- ☐ IBE (fetch illegale dalla memoria)
- ☐ AdEL (lettura non allineata da memoria)
- ☒ Overflow Exception
- ☐ Interrupt Exception
- ☐ AdES (scrittura non allineata in memoria)
- ☐ Non rispondo

Domanda

192 di 271

Nell'architettura di riferimento MIPS R2000/3000, secondo le convenzioni software utilizzate da PC SPIM, il gestore delle eccezioni puo' essere collocato:

- ☒ solo a partire dalla locazione 0x80000180
- ☐ ovunque nel segmento ktext
- ☐ ovunque nel segmento kdata
- ☐ ovunque nel segmento data
- ☐ ovunque in memoria
- ☐ ovunque nel segmento text
- ☐ non rispondo

Domanda

193 di 271

Considerando di avere una cache di 16 blocchi di 4 words, a che numero di blocco viene mappato l'indirizzo 64 (indirizzamento al byte) ?

- ☒ 4
- ☐ 8
- ☐ 16
- ☐ 2

01000000

$\log_2(16) = 4$

Domanda

194 di 271

Considerando di avere una cache di 16 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte) ?

- ☐ 0
- ☒ 4
- ☐ 16
- ☐ 2

01000000

Domanda

195 di 271

Considerando di avere una cache di 4 blocchi di 8 words, a che numero di blocco viene mappato l'indirizzo 128 (indirizzamento al byte) ?

- ☐ 4
- ☐ 2
- ☒ 0
- ☐ 3

10000000

202 di 271

Data una macchina con 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,9, qual e' il numero medio di CPI ?

☒ 10,5

☐ 11,5

☐ 9

☐ 22,5

$$(10 \cdot 0,9) + (15 \cdot 0,1) = 9 + 1,5 = 10,5$$

Domanda

203 di 271

Data una macchina con 10 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' il numero medio di CPI ?

☒ 12

☐ 8

☐ 16

☐ 24

$$(10 \cdot 0,8) + (20 \cdot 0,2) = 8 + 4 = 12$$

Domanda

204 di 271

Data una macchina con 10 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,85, qual e' il numero medio di CPI ?

☐ 13,75

☐ 8,5

☒ 12,25

☐ 29,75

$$(10 \cdot 0,85) + (25 \cdot 0,15) = 8,5 + 3,75 = 12,25$$

Domanda

205 di 271

Data una macchina con 2.2 GHz di frequenza di clock, 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' velocit  media in istruzioni/sec?

☐ circa 226.2 milioni

☐ 25 milioni

☒ 200 milioni

☐ 75 milioni

• 2,2 GHz di freq ($2,2 \cdot 10^9$ Hz)

• CPI = 10

• miss penalty = 15

• hit prob. = 0,8

$$\frac{2,2 \cdot 10^9}{(10 \cdot 0,8) + (15 \cdot 0,2)} = 200.000.000$$

Domanda

206 di 271

Data una macchina con 450 MHz di frequenza di clock, 15 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual e' velocit  media in istruzioni/sec?

☐ 75 milioni

☐ circa 26.2 milioni

☒ 25 milioni

☐ 10 milioni

450 MHz ($450 \cdot 10^6$ Hz)

CPI = 15

miss pen. = 25

hit prob = 0,7

$$\frac{450 \cdot 10^6}{(15 \cdot 0,7) + (25 \cdot 0,3)} = 25.000.000$$

Domanda

207 di 271

Data una macchina con 5 CPI per accessi solo in cache, 10 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,3, qual e' il numero medio di CPI ?

☒ 8,5

☐ 1,5

☐ 3,5

☐ 4,5

$$(5 \cdot 0,3) + (10 \cdot 0,7) = 1,5 + 7 = 8,5$$

Domanda

208 di 271

Data una macchina con 5 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento

blocco + accesso) e hit probability 0,65, qual e' il numero medio di CPI ?

- ☒ 10,25
- ☐ 16,25
- ☐ 12
- ☐ 3,25

$$(5 \cdot 0,65) + (20 \cdot 0,35) = 3,25 + 7 = 10,25$$

Domanda

209 di 271

Data una macchina con 5 CPI per accessi solo in cache, 25 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,5, qual e' il numero medio di CPI ?

- ☐ 16
- ☒ 15
- ☐ 12,5
- ☐ 2,5

$$(5 \cdot 0,5) + (25 \cdot 0,5) = 2,5 + 12,5 = 15$$

Domanda

210 di 271

Data una macchina con 600 MHz di frequenza di clock, 10 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' velocit  media in istruzioni/sec?

- ☐ 100 milioni
- ☐ circa 30.5 milioni
- ☐ 75 milioni
- ☒ 50 milioni

600 MHz (600 · 10⁶ Hz)
CPI = 10
miss pen = 20
hit prob = 0,8

$$\frac{600 \cdot 10^6}{(10 \cdot 0,8) + (20 \cdot 0,2)} = 50.000.000$$

Domanda

211 di 271

Data una macchina con 700 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 10 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,6, qual e' velocit  media in istruzioni/sec?

- ☒ 100 milioni
- ☐ circa 120.6 milioni
- ☐ 75 milioni
- ☐ 25 milioni

700 MHz (700 · 10⁶ Hz)
CPI = 5
miss pen = 10
hit prob = 0,6

$$\frac{700 \cdot 10^6}{(5 \cdot 0,6) + (10 \cdot 0,4)} = 100.000.000$$

Domanda

212 di 271

Data una macchina con 750 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 30 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,6, qual e' velocit  media in istruzioni/sec?

- ☐ 25 milioni
- ☒ 50 milioni
- ☐ circa 80 milioni
- ☐ 75 milioni

750 MHz (750 · 10⁶ Hz)
CPI = 5
miss pen = 30
hit prob = 0,6

$$\frac{750 \cdot 10^6}{(5 \cdot 0,6) + (30 \cdot 0,4)} = 50.000.000$$

Domanda

213 di 271

Data una macchina con 800 MHz di frequenza di clock, 10 CPI per accessi solo in cache, 30 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual e' velocit  media in istruzioni/sec?

- ☐ 25 milioni
- ☐ 100 milioni
- ☒ circa 50 milioni
- ☐ 75 milioni

800 MHz (800 · 10⁶ Hz)
CPI = 10
miss pen = 30
hit prob = 0,7

$$\frac{800 \cdot 10^6}{(10 \cdot 0,7) + (30 \cdot 0,3)} = 50.000.000$$

Domanda

214 di 271

Data una macchina con 800 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,7, qual e' velocit  media in istruzioni/sec?

☐circa 94.2 milioni

☐135 milioni

☐75 milioni

☒100 milioni

800 MHz (800·10⁶ Hz)

CPI = 5

miss pen = 15

hit prob = 0,4

800 · 10⁶

(5 · 0,4) + (15 · 0,3)

= 100.000.000

Domanda

215 di 271

Data una macchina con 800 MHz di frequenza di clock, 5 CPI per accessi solo in cache, 20 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' velocit  media in istruzioni/sec?

☒100 milioni

☐circa 42 milioni

☐75 milioni

☐25 milioni

800 MHz (800·10⁶)

CPI = 5

miss pen = 20

hit prob = 0,8

800 · 10⁶

(5 · 0,8) + (20 · 0,2)

= 100.000.000

Domanda

216 di 271

Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 2 volte un loop che utilizza le locazioni di memoria 5, 2, 3, 4, 4, quanti miss ci saranno ?

☒2

☐5

☐9

☐4

S = 10

2 = 01

3 = 01

4 = 10

ind

w

1

0

1

0

00

01

10

11

0	1
2	3
4	5

5 = miss

2 = miss

3 = hit

4 = hit

4 = hit

Domanda

217 di 271

Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 6 volte un loop che utilizza le locazioni di memoria 7, 5, 6, 4, 7 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☒2

☐12

☐6

☐0

4 = 11

5 = 10

6 = 11

4 = 10

ind

w

1

1

0

0

00

01

10

11

0	1
4	5
6	4

4 → miss

5 → miss

6 → hit

4 → hit

4 → hit

Domanda

218 di 271

Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 4 word. Se la cache parte vuota e si esegue 3 volte un loop che utilizza le locazioni di memoria 6, 9, 11, 14, 1 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☐12

☐9

☐0

☒4

6 = 01

9 = 10

11 = 10

14 = 11

1 = 00

10

01

11

01

00

01

10

11

00	01	10	11
0	1	2	3
4	5	6	7
8	9	10	11
12	13	14	15

6 = miss

9 = miss

11 = hit

14 = miss

1 = miss

Domanda

219 di 271

Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 4 word. Se la cache parte vuota e si esegue 8 volte un loop che utilizza le locazioni di memoria 6, 4, 11, 15, 5 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☐24

☒3

☐8

☐0

6 = 01

4 = 01

11 = 10

15 = 11

5 = 01

10

00

11

01

00

01

10

11

00	01	10	11
4	5	6	7
8	9	10	11
12	13	14	15

6 = miss

4 = hit

11 = miss

15 = miss

5 = hit

Domanda

220 di 271

Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 2 word. Se la cache parte vuota e si esegue 7

volte un loop che utilizza le locazioni di memoria 7, 9, 12, 2, 6 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☒ 4

$7 = 011$

1

☐ 21

$9 = 100$

1

☐ 0

$12 = 110$

0

☐ 9

$2 = 001$

0

☐

$6 = 011$

0

	0	1
000		
001	2	3
010		
011	6	7
	:	

	0	:	1
100	8		9
101			
110	12		13
111			

$7 = \text{MISS}$
 $9 = \text{MISS}$
 $12 = \text{MISS}$
 $2 = \text{MISS}$
 $6 = \text{hit}$

Domanda

221 di 271

Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 4 word. Se la cache parte vuota e si esegue 11 volte un loop che utilizza le locazioni di memoria 7, 4, 18, 31, 16 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☐ 16

$7 = 001$

11

☐ 6

$4 = 001$

00

☐ 9

$18 = 100$

10

☐

$31 = 111$

11

☒ 3

$16 = 100$

00

	00	01	10	11
000				
001	4	5	6	7
010				
011				
100	16	17	18	19
101				
110				
111	28	29	30	31

$7 = \text{MISS}$
 $4 = \text{hit}$
 $18 = \text{MISS}$
 $31 = \text{MISS}$
 $16 = \text{hit}$

Domanda

222 di 271

Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 4 word. Se la cache parte vuota e si esegue 9 volte un loop che utilizza le locazioni di memoria 4, 29, 24, 27, 6 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☐ 0

$4 = 001$

00

☐ 9

$29 = 111$

01

☐ 5

$24 = 110$

00

☒ 3

$27 = 110$

11

☐

$6 = 001$

10

	00	01	10	11
000				
001	4	5	6	7
010				
011				
100				
101				
110	24	25	26	27
111	28	29	30	31

$4 = \text{MISS}$
 $29 = \text{MISS}$
 $24 = \text{MISS}$
 $27 = \text{hit}$
 $6 = \text{hit}$

Domanda

223 di 271

Si supponga di avere una cache a mappaggio diretto con 8 blocchi da 8 word. Se la cache parte vuota e si esegue 10 volte un loop che utilizza le locazioni di memoria 58, 26, 31, 17, 42 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

☐ 5

$58 = 111$

010

MISS

☐ 20

$26 = 011$

010

MISS

☐ 9

$31 = 011$

111

HIT

☒ 4

$17 = 001$

001

MISS

☐

$42 = 101$

010

MISS

	000	001	010	011	100	101	110	111
000								
001	16	17	18	19	20	21	22	23
010								
011	24	25	26	27	28	29	30	31
100								
101	40	41	42	43	44	45	46	47
110								
111	56	57	58	59	60	61	62	63

Domanda

224 di 271

Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x00100000 a 0x0010007FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?

☐ 120

1. CALCOLO DIMENSIONE VETTORE
 $0x1003FF - 0x100000 + 0x1 = 0x800$
 $0x800 = 2048 \text{ byte}$

2. DIMENSIONE DI OGNI BLOCCO IN BYTE
ogni blocco ha 4 word quindi 16 byte

3. NUM. BLOCCHI NECESSARI PER MEMORIZZARE L'INTERO VETTORE
 $\frac{2048 \text{ byte}}{16 \text{ byte/blocco}} = 128 \text{ blocchi}$

4. CAPACITA' DELLA CACHE IN BYTE
 $16 \text{ blocchi} \cdot 16 \text{ byte/blocco} = 256 \text{ byte}$

per ogni gruppo di 16 blocchi (256 byte) i blocchi precedenti saranno sovrascritti

ogni 16 blocchi scritti ogni scrittura causera' un write back

in totale per poter scrivere completamente il vettore abbiamo bisogno di 128 blocchi ne abbiamo a disposizione 16

$128 - 16 = 112 \text{ write back}$

Domanda

225 di 271

Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x00100000 a 0x001003FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 8 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?

☐ 15

1. CALCOLO DIMENSIONE VETTORE
 $0x1003FF - 0x100000 + 0x1 = 0x400$
 $0x400 = 1024 \text{ byte}$

2. DIMENSIONE DI OGNI BLOCCO IN BYTE
ogni blocco ha 8 word quindi 32 byte
(1 word = 4 byte)

3. NUM. BLOCCHI NECESSARI PER MEMORIZZARE L'INTERO VETTORE
 $\frac{1024 \text{ byte}}{32 \text{ byte/blocco}} = 32 \text{ blocchi}$

4. CAPACITA' DELLA CACHE IN BYTE
 $16 \text{ blocchi} \cdot 32 \text{ byte/blocco} = 512 \text{ byte}$

per ogni gruppo di 16 blocchi (512 byte) i blocchi precedenti saranno sovrascritti

ogni 16 blocchi scritti ogni scrittura causera' un write back

in totale per poter scrivere completamente il vettore abbiamo bisogno di 32 blocchi ne abbiamo a disposizione 16

$32 - 16 = 16 \text{ write back}$

- ☐ 64
- ☐ 496
- ☐ 8

per memorizzare l'intero vettore abbiamo bisogno di 16 blocchi
abbiamo a disposizione 16 blocchi

$16 - 16 = 0$ write back

DOMANDE CHIUSE SECONDA PARTE

I/O

1 Con riferimento ai principi di funzionamento dell'I/O visti a lezione, rispetto all'I/O a controllo di programma e su Interruzione, la modalità di I/O in DMA è, tra le altre cose:

- un'alternativa del tutto comparabile in termini di efficienza, economia e prestazioni alle altre tecniche di I/O
- ✗ più efficiente in termini di uso del processore principale
- più veloce in termini di tempo effettivo impiegato per il trasferimento dati
- più economica in termini di componenti elettronici richiesti

2 Con riferimento ai principi di funzionamento dell'I/O visti a lezione, si indichi un motivo plausibile per cui la modalità di I/O in DMA è più efficiente rispetto all'I/O a controllo di programma e ad Interruzione:

- perché il DMA è migliaia di volte più veloce della CPU nel trasferire i dati tra Periferiche e Memoria
- perché, a differenza della CPU, il DMA non deve effettuare busy wait
- perché il DMA è migliaia di volte più veloce delle altre tecniche nel completare l'I/O
- perché, a differenza della CPU, il DMA effettua il polling della periferica molto più velocemente
- ✗ perché con il DMA la CPU è impegnata solo per predisporre l'inizio e gestire il termine dell'I/O

3 Con riferimento ai principi di funzionamento dell'I/O, il DMA richiede una circuiteria apposita, con capacità di accesso al bus e alle periferiche e per questo è tipicamente realizzata da:

- un circuito dedicato all'interno della CPU
- un pezzo di codice situato nel gestore delle Eccezioni di sistema e attivato dalle Interruzioni delle periferiche
- un circuito dedicato all'interno della Memoria principale
- ✗ un circuito dedicato, concettualmente pensabile interno alla Periferica

4 Con riferimento ai principi di funzionamento dell'I/O, il processore dopo aver avviato il DMA:

- ✗ è libero di proseguire l'esecuzione di programmi
- è costretto a fare polling sulla periferica per verificare se è pronta, e di conseguenza abilitare e disabilitare il DMA
- è costretto a fare busy wait finché i dati non sono stati trasferiti
- è costretto a controllare il DMA finché il trasferimento non è terminato

5 Con riferimento ai principi di funzionamento dell'I/O, il DMA richiede l'utilizzo di:

- piu' tempo di CPU per poter completare il trasferimento dei dati
- un set di istruzioni apposite per essere eseguito
- meno registri periferica rispetto al controllo di programma
- ✗ piu' registri periferica rispetto al controllo di programma

6 Con riferimento ai principi di funzionamento dell'I/O, nel caso di I/O Memory Mapped il bit di Ready di una periferica, fisicamente e' realizzato:

- nel registro Status del coprocessore 0
- nel registro Cause del coprocessore 0
- ✗ nei circuiti di una periferica di I/O, ma appare come uno dei bit di una specifica locazione dello spazio di indirizzamento di memoria
- da una word di memoria RAM del sistema e quindi appare come uno dei bit di una normale locazione di memoria
- in un registro generale del processore

7 Con riferimento ai principi di funzionamento dell'I/O, nel caso di I/O Memory Mapped, la CPU puo' fare I/O:

- solo con istruzioni del processore riservate all'I/O
- solo nel gestore eccezioni
- solo con il DMA
- ✗ accedendo ai registri dati e controllo della periferica come se fossero normali locazioni di memoria

8 Con riferimento ai principi di funzionamento dell'I/O, qual e' il vantaggio principale dell'I/O Memory Mapped?

- Il set di istruzioni della CPU non deve essere esteso con istruzioni specifiche per accedere ai dispositivi di I/O
- ✗ Semplifica la circuiteria delle periferiche, che quindi sono piu' economiche
- Permette l'I/O su Interruzione, altrimenti impossibile
- E' piu' efficiente in termini di velocita' di trasferimento dati con le periferiche

ECCEZIONI

9 Quali registri generali deve preservare un gestore delle eccezioni MIPS?

- ✗ tutti i registri generali utilizzati, compreso \$at, ma esclusi \$k1 e \$k0
- solo i registri \$k1 e \$k0
- solo i registri del Coprocessore 0
- i registri generali utilizzati e tutti i registri del Coprocessore 0

0x400 → cause = 0 → Interrupt
 0x408 → cause = 6 → IBE
 0x200 → cause = 0 → Interrupt
 0x0 → cause = 0 → No Exception
 0x20 → cause = 8 → Sys
 0x14 → cause = 5 → AdES
 0x30 → cause = 12 → Ov

10 Se il registro Cause assume il valore x, quale eccezione si e' verificata?

x=0x00000100, 0x00000018, 0x00000200, 0x00000000, 0x00000020, 0x00000014, 0x00000030

11 Nell'architettura di riferimento MIPS, secondo le convenzioni software utilizzate da PC SPIM, il gestore delle eccezioni puo' essere collocato:

- ✗ solo a partire dalla locazione 0x80000180

- ovunque nel segmento text
- ovunque nel segmento data
- ovunque in memoria

CACHE

12 Un segnale periodico ha periodo $5 \cdot 10^{-5}$ s. Qual e' la frequenza ad esso associata?

$$f = \frac{1}{T} \rightarrow \frac{1}{5 \cdot 10^{-5}} = 20.000 \text{ Hz} = 20 \text{ KHz}$$

13 Un segnale periodico ha frequenza di 33MHz. Qual e' il suo periodo?

$$T = \frac{1}{f} \rightarrow \frac{1}{33 \cdot 10^6 \text{ Hz}} = 30,3 \cdot 10^{-9} = 30,3 \text{ ns}$$

14 Considerando di avere una cache di x blocchi di y words, a che numero di blocco viene mappato l'indirizzo z(indirizzamento al byte) ?

x= 16,	16,	4,	8,	8,	8
y= 4,	8,	8,	16,	4,	8
z= 64,	128,	128,	256,	64,	128
index= 0110	1001	01	001	110	001

15 Data una macchina con 10 CPI per accessi solo in cache, 15 cicli di miss penalty (intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' il numero medio di CPI ?

$$(10 \cdot 0,8) + (15 \cdot 0,2) = 8 + 3 = 11$$

16 Data una macchina con 2.2 GHz di frequenza di clock, 10 CPI per accessi solo in cache, 15 cicli di miss penalty(intesa come tempo di trasferimento blocco + accesso) e hit probability 0,8, qual e' velocità media in istruzioni/sec?

$$\frac{2,2 \cdot 10^9}{(10 \cdot 0,8) + (15 \cdot 0,2)} = 200.000.000 \text{ ISTRUZIONI}$$

17 Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 2 volte un loop che utilizza le locazioni di memoria 5, 2, 3, 4, 4, quanti miss ci saranno?

	ind.	w		
5 =	10	1	5 = miss	
2 =	01	0	2 = miss	
3 =	01	1	3 = hit	
4 =	10	1	4 = hit	
4 =	10	0	4 = hit	2 miss

18 Si supponga di avere una cache a mappaggio diretto con 4 blocchi da 2 word. Se la cache parte vuota e si esegue 6 volte un loop che utilizza le locazioni di memoria 7, 5, 6, 4, 7 (indirizzamento alla word, non al byte), quanti miss ci saranno ?

	ind.	w		
7 =	11	1	7 → miss	
5 =	10	1	5 → miss	
6 =	11	0	6 → hit	
4 =	10	0	4 → hit	
7 =	11	1	7 → hit	2 miss

19 Si supponga di scrivere dati in maniera sequenziale in un vettore posizionato in memoria da 0x00100000 a 0x001007FF (estremi inclusi, indirizzamento al byte). Vi sia una cache a mappaggio diretto con 16 blocchi da 4 word; se la cache, inizialmente vuota, alloca sulla scrittura e adotta una politica di write-back, quanti write-back ci saranno dopo aver scritto tutto il vettore?

1: CIRCOLO DIMENSIONE VETTORE
 $0x001007FF - 0x00100000 + 0x1 = 0x800$
 $0x800 = 2048 \text{ byte}$
 2: DIMENSIONE DI OGNI BLOCCO IN BYTE
 ogni blocco ha 4 word, quindi 16 byte
 3: TANTI BLOCCHI NECESSARI PER MEMORIZZARE L'INTERO VETTORE
 $\frac{2048 \text{ byte}}{16 \text{ byte/blocco}} = 128 \text{ blocchi}$
 4: CAPACITA' DELLA CACHE IN BYTE
 16 blocchi $\cdot$ 16 byte/blocco = 256 byte

$$128 - 16 = 112$$

DATAPATH

20 Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodita' in figura, e alla relativa logica di controllo per la implementazione delle istruzioni add, and, beq, j, lw, or, slt, sub, sw, si chiede la lista di tutte le istruzioni in cui x

avviene una scrittura nel register file:

- tutte le istruzioni R-type (add, and, or, slt, sub)
- ✗ add, and, lw, or, slt, sub

- add, lw, or, sub, sw
- tutte meno beq e j

la ALU usa il registro A come sorgente di una delle sue operazioni:

- ✗ tutte meno j
- tutte meno beq e j
- tutte le istruzioni aritmetico-logiche (add, and, or, sub)
- add, and, beq, lw, or, slt, sub

la ALU usa il registro B come sorgente di una delle sue operazioni

- tutte meno beq e j
- ✗ add, and, beq, or, slt, sub
- tutte le istruzioni R-type (add, and, or, slt, sub)
- add, and, or, sub

viene utilizzato il contenuto del registro B

- ✗ add, and, beq, or, slt, sub, sw
- tutte le istruzioni R-type (add, and, or, slt, sub)
- tutte meno j, lw e sw
- add, and, or, sub

- ADD = somma
 - AND = operazione bit a bit
 - BEQ = sottrazione (per confronto)
 - J = non usa ALU
 - LW = $A + \text{Offset}$
 - SLT = sottrazione (per confronto)
 - SUB = sottrazione
 - SW = $A + \text{Offset}$
- ↳ non considerata di fatto sottrazione

durante la cui realizzazione (fetch + execute) la ALU effettua tre somme.

- in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione
- add, beq, j, lw, sw
- add
- ✗ add, lw, sw

durante la cui realizzazione (fetch + execute) la ALU effettua due o più somme.

- add, lw, sw
- ✗ tutte le istruzioni
- add, beq, lw, sw
- in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione

durante la cui realizzazione (fetch + execute) la ALU effettua due somme ed una sottrazione.

- sub, beq, slt
- beq, slt
- ✗ sub, beq
- in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione

durante la cui realizzazione (fetch + execute) la ALU effettua esattamente due somme (e non tre).

- add, beq, j, lw, sw
- ✗ and, beq, j, or, slt, sub
- in nessuna, la ALU non ha pipeline ed effettua una operazione aritmetica per istruzione
- add, lw, sw

durante la cui realizzazione (fetch + execute) la ALU effettua una sottrazione.

- sub
- ✗ sub, beq

- beq, slt, sub
- sub, slt

21 Facendo riferimento alla CPU multiciclo vista a lezione, riportata per comodità in figura, e alla relativa logica di controllo, si supponga di affrontare in modo diverso da quanto visto a lezione il problema di salvare il PC in EPC per la gestione delle eccezioni. Si supponga di salvare all'inizio di ogni istruzione (fase di fetch) il valore del PC in EPC, utilizzando hardware apposito, in modo da evitare la sottrazione di 4 necessaria se il salvataggio avviene nelle fasi successive. Tale soluzione funziona ?

 funziona, il PC viene salvato, ma non si risparmia nulla in termini di cicli di clock

Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1ns (10^{-9}). Se la hit rate durante l'esecuzione è 0.95, qual è (in prima approssimazione) il tempo di esecuzione del programma? (N.B.: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria trascurando il tempo di esecuzione delle istruzioni)

$$\begin{aligned} \text{AMAT (Average Memory Access Time)} &= (\text{hit rate}) \cdot (\text{t. di accesso cache}) + (\text{miss rate}) \cdot (\text{t. di accesso alla RAM}) \\ &= (0.95 \cdot 1 \cdot 10^{-9}) + (0.05 \cdot 50 \cdot 10^{-9}) = 3.45 \cdot 10^{-9} \text{ s} = 3.45 \text{ ns} \end{aligned}$$

$$\begin{aligned} \text{Tempo di esecuzione con cache} &= (\text{Tempo di esecuzione senza cache}) \cdot \left(\frac{\text{AMAT}}{T_{\text{RAM}}} \right) \\ T_{\text{CACHE}} &= 0.1 \text{ s} \cdot \frac{3.45 \cdot 10^{-9}}{50 \cdot 10^{-9}} = 0.0069 \text{ s} = 6.9 \cdot 10^{-3} \text{ s} = 6.9 \text{ ms} \\ &\quad \rightarrow 4 \text{ ms} \end{aligned}$$

Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1ns (10^{-9}). Se la hit rate durante l'esecuzione è 0.8, qual è (in prima approssimazione) il tempo di esecuzione del programma? (N.B.: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria trascurando il tempo di esecuzione delle istruzioni)

$$\begin{aligned} \text{AMAT} &= (\text{hit rate}) \cdot (\text{t. di accesso cache}) + (\text{miss rate}) \cdot (\text{t. di accesso alla RAM}) \\ &= (0.8 \cdot 1 \cdot 10^{-9}) + (0.2 \cdot 50 \cdot 10^{-9}) = 1.08 \cdot 10^{-8} \end{aligned}$$

$$T_{\text{CACHE}} = T_{\text{NO CACHE}} \cdot \left(\frac{\text{AMAT}}{T_{\text{RAM}}} \right)$$

$$\begin{aligned} T_{\text{CACHE}} &= 0.1 \text{ s} \cdot \frac{1.08 \cdot 10^{-8}}{50 \cdot 10^{-9}} = 0.0216 \text{ s} = 21.6 \text{ ms} \\ &\quad \rightarrow 22 \text{ ms} \end{aligned}$$

Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1ns (10^{-9}). Se la hit rate durante l'esecuzione è 0.99, qual è (in prima approssimazione) il tempo di esecuzione del programma? (N.B.: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria trascurando il tempo di esecuzione delle istruzioni)

$$\begin{aligned} \text{AMAT} &= (\text{hit rate}) \cdot (\text{t. di accesso cache}) + (\text{miss rate}) \cdot (\text{t. di accesso alla RAM}) \\ &= (0.99 \cdot 1 \cdot 10^{-9}) + (0.01 \cdot 50 \cdot 10^{-9}) = 1.49 \cdot 10^{-9} = 1.49 \text{ ns} \end{aligned}$$

$$T_{\text{CACHE}} = T_{\text{NO CACHE}} \cdot \left(\frac{\text{AMAT}}{T_{\text{RAM}}} \right)$$

$$\begin{aligned} T_{\text{CACHE}} &= 0.1 \text{ s} \cdot \frac{1.49 \cdot 10^{-9}}{50 \cdot 10^{-9}} = 2.98 \cdot 10^{-3} \text{ s} = 2.98 \text{ ms} \\ &\quad \rightarrow 3 \text{ ms} \end{aligned}$$

Si supponga che un programma impieghi 100 millisecondi per essere eseguito su una macchina sprovvista di cache e con un tempo di accesso alla memoria RAM di 50ns. Si supponga di eseguire lo stesso programma su una macchina con lo stesso tipo di memoria RAM e con una cache con tempo di accesso di 1ns (10^{-9}). Se la hit rate durante l'esecuzione è 0.9, qual è (in prima approssimazione) il tempo di esecuzione del programma? (N.B.: si assuma che il tempo di esecuzione del programma dipenda solo dagli accessi a memoria trascurando il tempo di esecuzione delle istruzioni)

$$\begin{aligned} \text{AMAT} &= (\text{hit rate}) \cdot (\text{t. di accesso cache}) + (\text{miss rate}) \cdot (\text{t. di accesso alla RAM}) \\ &= (0.9 \cdot 1 \cdot 10^{-9}) + (0.1 \cdot 50 \cdot 10^{-9}) = 5.9 \cdot 10^{-9} = 5.9 \text{ ns} \end{aligned}$$

$$T_{\text{CACHE}} = T_{\text{NO CACHE}} \cdot \left(\frac{\text{AMAT}}{T_{\text{RAM}}} \right)$$

$$\begin{aligned} T_{\text{CACHE}} &= 0.1 \text{ s} \cdot \frac{5.9 \cdot 10^{-9}}{50 \cdot 10^{-9}} = 1.18 \cdot 10^{-2} = 11.8 \text{ ms} \\ &\quad \rightarrow 12 \text{ ms} \end{aligned}$$

Si consideri un processore come il MIPS32 con un clock a 10MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock. Questo processore ha una periferica che genera dati da 4 byte alla frequenza di 100 kHz. Il registro dati della periferica è pure a 32 bit. Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliono 120 istruzioni dell'handler e che dopo il trasferimento ci vogliono 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati

$$\text{freq. di clock} = 10\text{MHz} \rightarrow 10^7 \text{ cicli/sec}$$

$$1 \text{ istruzione} = 5 \text{ cicli di clock}$$

$$10^7 : 5 = 2 \cdot 10^6$$

$$\rightarrow x = 2.000.000 \text{ istruzioni totali possibili del processore}$$


$$\text{freq. periferica} = 100 \text{ kHz} = 10^5 \text{ Hz} = 10^5 \text{ cicli/sec}$$

$$\text{tot. istruzioni per trasferire il dato}$$

$$(120 + 80) \cdot 10^5 = 200 \cdot 10^5 = 20.000.000 \text{ istruzioni da fare}$$

$$2.000.000 < 20.000.000$$

istruzioni processore istruzioni periferica



non è possibile perché il processore non ha cicli macchina a sufficienza per eseguire la quantità di istruzioni necessaria per il quantitativo di dati generato dalla periferica

Si consideri un processore come il MIPS32 con un clock a 10MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock. Questo processore ha una periferica che genera dati da 4 byte alla frequenza di 10 kHz. Il registro dati della periferica è pure a 32 bit. Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliono 120 istruzioni dell'handler e che dopo il trasferimento ci vogliono 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati

$$\text{freq. di clock} = 10\text{MHz} \rightarrow 10^7 \text{ cicli/sec}$$

$$1 \text{ istruzione} = 5 \text{ cicli di clock}$$

$$10^7 : 5 = 2 \cdot 10^6$$

$$\rightarrow x = 2.000.000 \text{ istruzioni totali possibili del processore}$$


$$\text{freq. periferica} = 10 \text{ kHz} = 10^4 \text{ Hz} = 10^4 \text{ cicli/sec}$$

$$\text{tot. istruzioni per trasferire il dato}$$

$$(120 + 80) \cdot 10^4 = 200 \cdot 10^4 = 2.000.000 \text{ istruzioni da fare}$$

$$2.000.000 = 2.000.000$$

istruzioni processore istruzioni periferica



con questi valori numerici, la risposta in linea teorica è sì, ma il programma che viene interrotto ad ogni richiesta di trasferimento non avanzerebbe

Si consideri un processore come il MIPS32 con un clock a 10MHz, in grado di eseguire tutte le istruzioni del suo ISA in 5 cicli di clock. Questo processore ha una periferica che genera dati da 4 byte alla frequenza di 1 kHz. Il registro dati della periferica è pure a 32 bit. Supponendo che per arrivare all'istruzione che sposta il dato dalla periferica ci vogliono 120 istruzioni dell'handler e che dopo il trasferimento ci vogliono 80 istruzioni dell'handler, si dica se è possibile gestire il trasferimento o se il processore perde dati

$$\text{freq. di clock} = 10\text{MHz} \rightarrow 10^7 \text{ cicli/sec}$$

$$1 \text{ istruzione} = 5 \text{ cicli di clock}$$

$$10^7 : 5 = 2 \cdot 10^6$$

$$\rightarrow x = 2.000.000 \text{ istruzioni totali possibili del processore}$$

$$\text{freq. periferica} = 1 \text{ kHz} = 10^3 \text{ Hz} = 10^3 \text{ cicli/sec}$$

$$\text{tot. istruzioni per trasferire il dato}$$

$$(120 + 80) \cdot 10^3 = 200 \cdot 10^3 = 200.000 \text{ istruzioni da fare}$$

$$2.000.000 > 200.000$$

istruzioni processore istruzioni periferica



sì, riuscendo anche a portare avanti il programma che viene interrotto ad ogni richiesta di trasferimento

- Non è possibile perché il processore non ha cicli macchina a sufficienza per eseguire la quantità di istruzioni necessaria per il quantitativo di dati generato dalla periferica
- Sì, riuscendo anche a portare avanti il programma che viene interrotto ad ogni richiesta di trasferimento
- Con questi valori numerici, la risposta in linea teorica è sì, ma il programma che viene interrotto ad ogni richiesta di trasferimento non avanzerebbe
- Nessuna delle risposte è corretta
- Sì, perché la frequenza con cui il processore riesce a leggere i dati è indipendente dalla frequenza di clock

Si supponga che:

- una CPU MIPS esegua una istruzione ogni ciclo di clock;
- il clock della CPU è 500 MHz;
- il device emette al massimo 1 Kb/s;
- impostare il DMA occupa 10 cicli di clock;
- si vuole trasmettere un testo di $2 \cdot 10^6$ byte

Qual è il rapporto dei tempi di impiego della CPU nel caso di DMA e di I/O a controllo di programma?

Cicli di clock per DMA = 10

$$T_{DMA} = \frac{\text{num. clock}}{\text{freq. clock}} = \frac{10}{500 \cdot 10^6} = 2 \cdot 10^{-8} \text{ sec.}$$

$$T_{\text{PROG. I/O}} = \frac{\text{num byte da trasferire}}{\text{velocità di emissione}} = \frac{2 \cdot 10^6 \text{ byte}}{1000 \text{ byte/s}} = 2 \cdot 10^3 \text{ sec}$$

$$\text{rapporto tempi: } \frac{T_{DMA}}{T_{\text{PROG I/O}}} = \frac{2 \cdot 10^{-8}}{2 \cdot 10^3} = 10^{-11}$$

Calcolare il tempo di trasferimento con controllo di programma, avendo 2000 Kb da trasmettere e una banda passante di 1 Kb/s

$$T_{\text{TRASFERIMENTO}} = \frac{\text{Quantità di dati}}{\text{Velocità di Trasf.}} = \frac{2000 \text{ kbyte}}{1 \text{ kbyte/s}} = 2000 \text{ s}$$

Calcolare il tempo di trasferimento con DMA, sapendo che impostare i registri del DMA occupa 10 cicli di clock; il clock ha una frequenza di 500 MHz

$$\text{Periodo}_{\text{clock}} = \frac{1}{\text{Frequenza}_{\text{clock}}} = \frac{1}{500 \cdot 10^6} = 0,002 \cdot 10^{-6} = 2 \cdot 10^{-9} \text{ s} = 2 \text{ ns}$$

Con riferimento al seguente insieme di istruzioni:

li \$t3,32	# riga 1	\$t3 = 32. Il valore rappresenta il numero di dati da trasferire
la \$t4,0x10001100	# riga 2	carica l'indirizzo 0x10001100 nel registro \$t4 questo e' l'indirizzo di memoria di destinazione per il trasferimento dei dati
la \$t0,0x80000440	# riga 3	carica l'indirizzo 0x80000440 nel registro \$t0 questo e' l'indirizzo della periferica da cui leggere i dati
L2:	# riga 4	etichetta: inizio del ciclo principale di trasferimento dati
beq \$t3,\$0,L3	★ # riga 5	Viene verificato che siano finiti i dati da trasferire
L1:	# riga 6	etichetta: punto di ritorno per continuare a controllare se la periferica e' pronta
lw \$t1,0(\$t0)	# riga 7	carica nel registro \$t1 il valore presente all'indirizzo in \$t0 questo valore rappresenta lo stato della periferica
li \$t2,1	# riga 8	carica il valore 1 nel registro \$t2 questo sarà usato per verificare il bit di ready della periferica
and \$t1,\$t1,\$t2	# riga 9	esegue un AND bit a bit tra \$t1 e \$t2 → salva il risultato in \$t1 questo serve a isolare il bit di ready
beq \$t1,\$0,L1	★ # riga 10	Se il LSB di \$t1 e' 0, ripete il loop, attende che la periferica sia pronta, bit di ready = 1
lw \$t1,-4(\$t0)	# riga 11	carica in \$t1 il valore presente a 4 byte prima di quello in \$t0 (0x8000043c) rappresenta il dato effettivo da trasferire
sw \$t1,0(\$t4)	★ # riga 12	il dato proveniente dalla periferica viene scritto in memoria
addi \$t3,\$t3,-1	# riga 13	decremento \$t3 di 1 questo riduce il contatore dei dati da trasferire
addi \$t4,\$t4,4	# riga 14	incremento \$t4 di 4 sposta l'indirizzo di dest. avanti di 4 byte (1 word) preparando il prossimo dato da trasferire
j L2	★ # riga 15	si salta incondizionatamente al trasferimento del prossimo dato
L3:	# riga 16	etichetta: fine programma, e' terminato il trasferimento dati

Si chiede di specificare cosa viene fatto dalla istruzione alla riga 10.

Scegli un'alternativa:

- ☐ nessuna delle altre risposte è corretta
- ☐ non rispondo
- ☐ il dato proveniente dalla periferica viene scritto in memoria
- ☐ si salta incondizionatamente al trasferimento del prossimo dato
- ☒ viene verificato se la periferica si trova in stato "ready".
- ☐ viene verificato se siano finiti i dati da trasferire